037 基于CPLD的数控移相信号发生器的设计样本
(样本只提供该系统的基本情况介绍,若需要完整的设计和论文,建议您购买本系统,凡是购买本站系统的,本站均根据您的要求,把系统上的开发信息,题目等修改成符合您的要求)

 

本系统开发工具：单片机/汇编
本设计包含内容：源代码+毕业论文+开题报告+答辩稿
论文大概：
 

 

 

         

基于nios软核的高速
正弦信号发生器设计

 

 

 

 

 

设 计 者： 
辅导教师： 
学    校：

 

 

 

内容摘要：
本系统由EDA、凌阳单片机、 DA转换器、滤波等系统组成。实现了正弦信号发生器的基本要求,能够产生100KHZ~10MHZ（还可扩展）的正弦波,频率步进可达到0.1HZ,而且比较稳定,输出的电压幅度峰峰值 >= 1v,并且另有许多功能的发挥和扩展。其主要的特色和创新点是：
采用嵌入式NiosII32位软核微处理器技术和硬件描述语言编程,使用Altera公司的性能优良的CycloneTM  FPGA芯片开发系统,实现了有关性能的扩展和优化。
由于数字调变可以实现微小的频率步进,提高了精度,降低了失真。另外,还实现了键盘控制、语音提示、LED显示等其他的功能的完善和扩充。经过测试,本系统是性能优良的正弦信号发生器。

关键词：正弦信号  EDA技术  幅值  频率  单片机  DDS  NIOS软核

Sine Wave Generator(A)

Abstract

This design is based on EDA and MCU, which consists of D/A converter, and Filter. It implements basic functions of a sine wave generator which can generate sine waves, ranging from 100K to 10MHz with the step of 0.1Hz. The system is stable. The main creative characteristics are as follows:
EDA, Nios II, an imbedded soft-core processor and HDL(Hardware Discription Language) are applied to programming, using advanced Cyclone FPGA developing system, which provides a good function.
Keywords: sine wave, EDA technology, amplitude, frequency, NIOS,DDS
正弦信号发生器(A)
1. 设计方案论证
方案一：由专用DDS芯片(如AD9850)作为信号发生器。在设计的系统中,采用比较通用的51系列单片机AT89C51作为系统的控制处理单元。利用P0口和P2口构成显示和键盘接口,显示由一个液晶模块LCD构成,键盘由0～9及设定和确认键（共12个按键）构成,P1口来完成与AD9852串行数据口的通信和控制。
 方案二：由高速FPGA作为信号发生的主要器件。FPGA作为整个设计的核心,既作为信号发生单元又作为控制处理单元。根据参考时钟的频率及键盘控制来输出不同频率的正弦波,并将其频率输出至LCD显示。
 比较与论证：专用DDS芯片具有速度快、精度高、编程较易等优点,但其造价较高,且；而FPGA设计DDS电路较采用专用DDS芯片更为灵活。因为,只要改变FPGA中的ROM数据,DDS就可以产生任意波形,因而具有相当大的灵活性；而且FPGA芯片还支持在系统现场升级,虽然在精度和速度上略有不足,但也可满足绝大多数系统的使用要求；另外,将DDS设计嵌入到FPGA芯片所构成的系统中,其系统成本并不会增加多少,而购买专用芯片的价格则是前者的很多倍。
因此,采用FPGA是较佳方案。
硬件由Altera公司的性能优良的CycloneTMII  FPGA芯片的EDA开发系统和单片机开发系统、信号放大、滤波等系统组成。
软件采用嵌入式NiosII32位软核微处理器技术和硬件描述语言编程,来设计DDS波形发生器。
2．系统设计
(1) 系统设计原理
DDS实现原理：DDS(Digital Frequency Synthesis)技术采用晶振作为系统的时钟,从而提高了输出频率的稳定性。频率控制字及相位累加器的位数决定了频率分辩率,频率分辩率的计算公式为Δfclk/2N。这里为系统时钟频率；N为相位累加器的位数,N增大使得频率分辩率提高。频率控制字的可调整性使得系统输出频率非常容易调整。
 

输出正弦波频率f=fclk*frequword/2^32,系统时钟,频率控制字DDS系统时钟200MHz,异步于CPU时钟32bit频率控制字,8bit相位控制字,8bit数据输出每波形抽样256个点。

 

（2）系统总体设计

 

 

 

 

 

 

 

 

5