023多芯片组合（MCM）布线中的延迟和噪音样本
(样本只提供该系统的基本情况介绍,若需要完整的设计和论文,建议您购买本系统,凡是购买本站系统的,本站均根据您的要求,把系统上的开发信息,题目等修改成符合您的要求)

 

本设计包含内容：毕业论文+开题报告+答辩稿
论文大概：
 
多芯片组件（MCM）布线中的延迟和噪声
摘要：由于MCM自身的特点,物理设计已成其瓶颈问题。本文针对MCM布线设计中的延迟和噪声问题,分析了MCM布线时应满足的条件,在此基础上,结合目前的一些MCM布线算法,论述了MCM布线时对噪声和过孔的处理。
关键词：多芯片组件；布线；延迟；噪声；
Study on delay and noise in MCM routing
Abstract：Physical design is currently a bottleneck in widespread use of MCMs. The influence of delay and noise on MCM routing is discussed .To optimize the delay and noise in routing step, some performance constraints must be satisfied. An analysis of noise and vias in an MCM routing algorithm is also made in this paper.
Keywords：MCM；Routing；Delay；Noise；

1、引言
由于MCM封装技术具有降低互连延迟和提高封装密度的优势,在高性能VLSI系统中得到了广泛的应用。随着MCM封装密度的增加,MCM布线问题相比传统的IC或PCB设计显得更加复杂。首先,互连层数增多；例如,IBM 3081主机的多芯片组件模块有33层导体；富士通最新的VP-2000计算机,应用了50多层陶瓷互连[1]。其次,MCM布线也必须满足一些诸如平行线长度、布线间隔距离和通孔数量等约束条件,相对于PCB而言,MCM布线间隔更小,布线密度更高。所以传统的PCB布线工具和算法已不足以处理MCM的布线问题。
MCM布线设计需要采用新的布线器和算法,如SLICE和V4等,它们在解决布线算法和各种优化设计的不利因素方面,显现出了非凡的能力,尤其是V4[2-3],它运行速度快,占用计算机内存空间小,尽可能多地避免和减少了对电路系统性能影响较大的过孔、线长和拐角,
在串扰和线交叉方面做到了相当好的协调。布线器CD3D[4]也可满足一定的要求。同时,关于MCM布线问题的算法越来越引起人们的重视,如KeiYong Khoo等人提出的Priority Tree算法和Spedtral Partitioning Algorithm、Multiway Partitioning Technology、Simulated Annealing、Genetic Algorithms等分割算法。
MCM电设计中的布线问题,就是要在确保布线的传输特性和低噪声的基础上,实现高密度布线。本文正是针对此问题,从延迟和噪声对电路性能的影响出发,着重分析了MCM布线算法要满足的约束条件,最后讨论了延迟和噪声在布线算法中的考虑以及过孔的优化。
2、考虑延迟和噪声的MCM布线
2.1  延迟和噪声的影响
MCM布线设计中,信号延迟和噪声的影响不容忽视,必须予以综合考虑。
传输延迟和噪声的分析与MCM内连线的长度及工作信号的频谱密切相关,布线的信号传输时间可由（1）式描述：
                 （1）
式中 为内连线长度,ｃ为真空中的光速, 为基板的介电常数。可见,布线的信号传输时间与基板的介电常数及布线长度成正比。同时,信号的传输延时也与能否实现初始信号触发密切相关。初始信号触发要求很好地控制反射噪声,以使最后的波形快速稳定,即使噪声引起的延迟时间趋于零。若初始信号能触发,此时的延时还主要依赖于介质的介电常数和负载电容的大小。因此在工艺上,可通过采用介电常数较小的介质或选择芯片连接工艺,以此来控制传输延迟。当初始信号不能成功触发,传输延迟将大大增加,增加的程度取决于不能实现初始信号触发的原因。而且,当信号高速工作时,还会伴有反射和串扰噪声。串扰是由电磁耦合形成的,因为不同电信号路径之间存在的互感和互电容会产生不必要的电耦合,从而在邻线产生串扰噪声。随着模块体积的缩小、信号频率的升高和布线密度的加大,要进一步考虑电流流向、两线间距和两线平行长度以及信号频率升高等因素对串扰的影响。所以,在MCM实际布线时,要设定约束条件,来减小串扰和延迟的影响,这也是MCM布线设计的前提。
2.2  约束条件
多芯片组件是将芯片集成在单个高密度衬底上,所以相对于PCB来说,封装尺寸比较小,互连线长度也有很大程度的减小,这使得MCM工作频率较高。但同时这也有两个缺点：第一、随着频率的升高,当信号波长变得可与互连线长度相比拟时,会伴有噪声的产生；第二、当越来越多的芯片被集成在一块衬底上,芯片间的互连长度越来越长,这使得延迟的影响更加不容忽视。所以,MCM布线时必须满足一定的约束条件,来优化延迟和噪声。
1）、网格长度约束条件
网格约束条件的设定,主要是为了减小延迟。由式（1）可见,为达到要求的工作频率,每个网格点的传输时间都必须小于其最大值。可表示为：              
 ＜                          （２）
式中, 为网格 的长度,若 为临界点, 是满足式（１）所示的传输延迟时的最大网格长度；若 不是临界点, ＝∞。另一方面,如前所述,信号延迟与初始信号触发有关。初始信号触发是指为获得最短的传输延迟,要求到达线端接收器的第一个信号必须有足够的电压来触发接收门,即当逻辑从“０”到“１”时,输入接收门的电压超过 ,从“１”到“０”时,输入接收门的电压低于 。初始信号触发电压 ,可用下式求得：
 
式中, 为开路输出电压, 为单位长度阻抗, 为等效输出阻抗。所以,为达到初始信号触发,需满足下列条件：
 ＜                （３）
其中, 是初始信号触发所要求的网格最大长度,由以上两式可得,若取 ,则约束条件变为： ＜ 。
２）、平行线长度和距离约束条件
平行线约束条件,即噪声约束条件。由于MCM设计中的噪声会使系统输出失真或发生逻辑错误,而且,噪声也会加重信号的延迟,所以在布线设计中必须加以约束。在信号线、芯片引脚和连接器引脚传输的高频信号,都可在邻近线产生串扰噪声。串扰噪声的大小取决于电容耦合 和电感耦合 ,限制信号线的方向和长度可以使噪声达到最小。邻近线的电容耦合和电感耦合在静态线的近端相加,在远端相减。
近端最大的噪声电压近似为：     （ ）      （4）
                                   （ ）        （5）
式中, 为耦合系数, 为驱动输出的激励电压幅度, 为电磁波在介质中的传播速度, 为信号从0%到100%的上升时间, 为导线耦合线长。
远端的最大噪声电压可近似计算为：                 （6）
式中, 为耦合系数。由上两式可见,串扰噪声与平行线长度和邻近线的电容及电感耦合有关,而电容和电感耦合又依赖于平行线长度和距离。所以,为了较好解决噪声问题,需满足下列两式：
 
 
式中, 和 分别为两平行线长度和距离, 和 分别为允许的最大平行线长度和距离。
3） 过孔数目约束条件
延迟和噪声的减小会引起交叉点增多,如图1所示,从而增加过孔数量。所以在MCM具体设计过程中,必须限制过孔的数量,具体表示为：
 
式中, 和 分别对应 点的过孔数和最大过孔数目。利用基因算法对MCM进行布局布线,可以使布线长度、噪声和交叉点都得到很大程度的优化[5]。
 
                      图1   噪声和交叉点